工作职责:

1.负责Synthesis和STA环境的搭建，制定芯片的Timing SignOff标准和流程；

2.负责时序约束的脚本编写，进行多层次时序约束划分与交付；

3.参与芯片架构设计、时钟复位、低功耗设计等，负责芯片早期面积、性能、功耗的评估；

4.负责芯片的综合、一致性检查、时序分析和物理实现的可行性分析；

5.参与PR阶段的Timing分析，提出建设性方案，确保Layout的达成；

6.协助SOC工程师完成低功耗设计，负责UPF/CPF等低功耗约束脚本，以及完成PR后的低功耗检查；

7.协助数字设计工程师完成IP的CDC/lint检查、面积评估等。

任职资格:

1.硕士及以上学历，微电子/电子信息/电子工程/计算机等相关专业, 5年以上工作经验；

2.精通综合、时序分析流程以及工具使用、综合脚本的编写；熟悉Verilog、Perl、TCL等设计和脚本语言；

3.熟悉一致性检查流程、低功耗检查流程，以及对应脚本的编写，对应工具如MVRC、Formality的熟练使用；

4.具有28nm及以下工艺节点下芯片量产经验者优先；

5.具有SOC设计、芯片集成、低功耗设计经验者优先；

6.较强的沟通表达能力、组织协调能力和团队合作精神

7.较强的逻辑思维能力、学习能力、创新能力、分析解决问题能力及抗压能力